Western Digital präsentiert 64-Layer-3D-NAND

BiCS steht dabei für Bit Cost Scalable und repräsentiert Western Digitals 3D-NAND-Technologie, welche erstmals 2007 von Toshiba eingeführt wurde. Seit dem wurde der Speicher in einer Kooperation zwischen Western Digital und Toshiba stetig weiterentwickelt. Anstoß für BiCS war seiner Zeit die limitierende Speicherdichte von flachen (zweidimensionalen) NAND-Chips. BiCs2 wurde im Laufe 2015 vorgestellt und konnte im TLC-Verfahren (3 Bits pro Zelle) bei 48 Schichten bis zu 256 Gbit pro NAND-Chip speichern. Die dritte Generation, BiCs3, wartet nun mit 64 Layern auf und kommt in der Initialphase ebenfalls auf 256 GBit pro Chip bei Verwendung von TLC.

Aktuell läuft bereits die Vorserienfertigung in der kooperativ betriebenen Yokkaichi Fabrik in Japan. Das Erreichen des Massenmarktes mir größeren Stückzahlen wird frühestens in der ersten Hälfte 2017 erwartet. Später soll BiCS3 auch als 512-GBit-Chip ausgeliefert werden, um größere Speicherkapazitäten in ultrakompakten Geräten zu ermöglichen und dabei die Kosten weiter zu senken. BiCS2 wird vorerst weiterhin parallel vertrieben. Erste Auslieferungen an OEMs sind für das viertel Quartal des aktuellen Jahres vorgesehen.

Mit * markierte Links sind Affiliate-Links. Mit dem Kauf über diesen Link erhalten wir eine Verkaufsprovision, ohne dass du mehr bezahlst.

• Western Digital

Nils Waldmann

...ist seit über 17 Jahren bei Allround-PC.com und als Redakteur und technischer Leiter tätig. In seiner Freizeit bastelt und konstruiert Nils gerne flugfähige Modelle und ist mit der Drohne unterwegs.

Weitere Autoren-Beiträge entdecken

Aus Gründen der besseren Lesbarkeit wird auf die gleichzeitige Verwendung männlicher, weiblicher und diverser Sprachformen (m/w/d) verzichtet. Alle Personenbezeichnungen gelten gleichermaßen für alle Geschlechter.